
DRAM Basics

1st, Mar. 2026 Minsung Kim


***Intelligent System
Laboratory***

Contents

- 1. Memory Subsystem**
- 2. Memory Controller**
- 3. DRAM Hierarchy**
- 4. DRAM Data Transfer**
- 5. DRAM Basic Operation**
- 6. DRAM Timings**

Memory System


□ Memory Subsystem



- Host와 통신하기 위해, DIMM과 Host사이에는 Memory Subsystem이 존재
- Memory Subsystem의 역할
 1. Initialization
 2. Address/Command Translation
 - Host의 read/write 요청 → DRAM Vector
 3. Command Scheduling(=Memory Controller 역할)
 - FR-FCFS 등의 정책 사용하여 Scheduling
 - DDR Timing Constraints 관리
 4. PHY
 - Memory Controller에서 오는 Data를 Serialize
 - High Speed Interface

Memory System

□ Memory Controller – based on Ramulator/DRAM-Sim Implementations



Memory Controller 주요 역할

1. Request Decode
2. Command Scheduling
3. Refresh Managing


DRAM Hierarchy

□ DRAM Hierarchy – [Channel, Rank, (Chip), Bank Group, Bank]

DRAM의 계층은 Channel, Rank, Bank Group, Bank, Row, Column으로 구성된다.

- 보통 Channel Width = Rank Width이며, Channel 1개에 여러 개가 Rank가 들어갈 수 있다.
- 물리적인 DDR Chip 1개는 아래 그림의 DDR4_x8 Block 1개를 의미한다.

(cf. Rank의 경우 1개의 Chip Select신호로 제어되는 계층이라고 정의되지만, Rank에는 많은 Chip이 들어간다. → 논리적으로는 하나의 Chip, 물리적으로는 여러 Chip)




DRAM Hierarchy

□ DRAM Hierarchy – [Bank, Row, Column]

DRAM의 계층은 Channel, Rank, Bank Group, Bank, Row, Column으로 구성된다.

- Rank 아래 계층에는 Bank Group, Bank가 존재하며, Bank는 Memory Array들로 구성된다.
- Bank에 저장된 특정 Data를 Read/Write하기 위해 Row/Column Address를 이용하며, 정해진 DQ width만큼의 Data를 Transfer한다.




• Row & Column 접근 시

- DDR4_x4의 DQ width = 4
- DDR4_x8의 DQ width = 8
- DDR4_x16의 DQ width = 16

DRAM Data Transfer

□ DRAM Data Transfer



Data Transfer 과정을 살펴본다

1. Host ↔ Memory Controller

- 보통 Cache Line = 512bit (=Data Packet)
- Command Packet + Data Packet 전송

2. Memory Controller ↔ PHY

- PHY내부의 Serializer가 Data를 8:1 Serialize
- DQ[0] ~ DQ[63]까지 Serialize된 Data Transfer
- $512\text{bit}/64\text{bit} = 8$ 이므로 Burst Length(BL) = 8
- BL=8이므로, 총 4cycle 간 512bit Transfer





Figure 1. Example of a single data rate memory interface. Image [modified] used courtesy of Texas Instruments

DRAM Chip

□ DRAM basic operation



- Host에서 Request가 들어왔을 때 DRAM 동작

- **Read Request**

1. Activate Command를 issue하여 접근하고자 하는 Row를 open함
2. Read Command를 issue하여 open된 Row의 Data를 Output Buffer를 통해 Host로 보냄

- **Write Request**


1. Activate Command를 issue하여 접근하고자 하는 Row를 open함
2. Write Command를 issue하여 open된 Row에 Output Buffer를 통해 들어오는 Data를 저장

- **Precharge Command**

- Row를 close하는 명령으로, 보통 하나의 Row를 너무 많이 접근했거나, Bank Conflict 또는 Refresh 발생 시 발행됨

DRAM Chip

□ DRAM basic signals(pins)



Symbol	Type	Function
RESET_n	Input	DRAM is active only when this signal is HIGH
CS_n	Input	The memory looks at all the other inputs only if this is LOW.
CKE	Input	Clock Enable. HIGH activates internal clock signals and device input buffers and output drivers.
CK_t/CK_c	Input	Differential clock inputs. All address & control signals are sampled at the crossing of posedge of CK_t & negedge of CK_n.
DQ/DQS	Inout	Data Bus & Data Strobe. This is how data is written in and read out. The strobe is essentially a data valid flag.
RAS_n/A16 CAS_n/A15 WE_n/A14	Input	These are dual function inputs. When ACT_n & CS_n are LOW, these are interpreted as Row Address Bits. When ACT_n is HIGH, these are interpreted as command pins to indicate READ, WRITE or other commands.
ACT_n	Input	Activate command input
BG0-1 BA0-1	Input	Bank Group, Bank Address
A0-13	Input	Address inputs

DRAM Timings

□ DRAM basic timings

- DRAM은 Command와 Command 사이에 정해진 Timing Constraints가 존재한다.
- Cap을 충/방전하는 데 시간이 걸리고, Sense Amplifier, BL, WL 등도 안정화 시간이 필요하기 때문이다.
- 다음은 대표적인 timing constraints들이다.
 1. tRCD(Row to Column Delay): Row Open(ACT) → Column 읽을 때까지 대기 ▶ [Data 오류 방지]
 2. tRP(Row Precharge Time): Row Close(PRE) 후 다음 Row 열 때까지 대기 ▶ [Row Conflict 발생]
 3. tRAS(Row Active Time): Row Open 후 다시 Close할 때까지 최소 유지 시간 ▶ [Data 소실]
 4. tRFC(Refresh Cycle Time): Refresh 명령 후 다음 명령까지 대기 ▶ [Refresh 실패]
 5. tRRD(Row to Row Delay): 같은 Rank or BankGroup내 다른 Row 간 최소 간격 ▶ [전력 과부하]
 6. tFAW(Four Activate Window): 4개 Row를 연속으로 Open시 최대 허용 시간 ▶ [과부하 보호]
 7. tWTR(Write to Read Delay): Write 후 바로 Read 할 때 대기 ▶ [Data 깨짐]
 8. tWR(Write Recovery Time): Write 후 Row 닫기 전에 데이터가 안정화될 시간 ▶ [Write 실패]